Newest Viewed Downloaded

Architettura degli Elaboratori 1 reti sequenziali i componentiAlessandro Memo Gennaio ‘03

Architettura degli Elaboratori 1 reti sequenziali i componenti

Alessandro Memo Gennaio ‘03

Flip Flop SR S(t) R(t) Q(t) 0 0 Q(t+1) 0 1 0 1 0 1 1 1 impossibile S R Q

Rappresentazione di un automa a stati finiti

uno stato si rappresenta con un cerchio le transizioni (funzione ) si indicano con archi orientati, alla cui base sono indicati i valori d’ingresso x  {X} che le caratterizzano se l’automa è di Mealy, nelle transizioni sono riportati anche i valori d’uscita z  {Z} che vengono determinati dalla trasformazione (funzione ) se l’automa è di Moore, i valori valori d’uscita z  {Z} che vengono determinati dalla trasformazione (funzione ) sono indicati all’interno dello stato a cui sono associati

Rappresentazione di un automa a stati finiti

Mealy S(ti) S(ti+1) X(ti) / Z(ti+1) Moore S(ti) X(ti) Z(ti) S(ti+1) Z(ti+1)

Flip Flop SR

S1 00 0 S2 1 10 10 00 01 01 S1 00/1 S2 10/1 10/1 00/0 01/0 01/0 Moore Mealy

Flip Flop D D(t) Q(t) 0 0 1 1 clock D Q

Flip Flop D

Rappresentare con un diagramma degli stati il comportamento del Flip Flop D

Flip Flop JK J(t) K(t) Q(t) 0 0 Q(t+1) 0 1 0 1 0 1 1 1 Q(t+1) J K clock Q Q S R J K Q

Flip Flop JK sincrono J K Q clock J(t) K(t) Q(t) 0 0 Q(t+1) 0 1 0 1 0 1 1 1 Q(t+1)

Flip Flop JK Rappresentare con un diagramma degli stati il comportamento del Flip Flop JK

Esercizi tipo 1: funzionamento dei FF FFA FFB QA QA QB QB RA SA RB SB Tracciare l’evoluzione temporale della seguente rete sequenziale asincrona, a partire dallo stato iniziale QA=QB=0

soluzione QA QB RA SA RB SB = QB = QB = QA = QA contatore a modulo 4

rete sequenziale Rappresentare con un diagramma degli stati il comportamento della rete precedente S1 00 clock S1 01 S3 11 S4 10 clock clock clock

FFA FFB QA QA QB QB DA clk DB clk clock Tracciare l’evoluzione temporale della seguente rete sequenziale sincrona, a partire dallo stato iniziale QA=QB=0

soluzione QA QB DA DB clk = QB = QA contatore a modulo 4

rete sequenziale Rappresentare con un diagramma degli stati il comportamento della rete precedente

Tracciare l’evoluzione temporale della seguente rete sequenziale sincrona, a partire dallo stato iniziale Q0=Q1= Q2=Q3=0 con SI=1 costante e con SI variabile. Q0 clk FF3 D3 Q3 FF2 D2 Q2 FF1 D1 Q1 FF0 D0 Q0 SI Q1 Q2 Q3

soluzione Q3 Q2 Q1 Q0 clk SI = D3 = D2 = D1 = D0

Q3 Q2 Q1 Q0 clk SI = D3 = D2 = D1 = D0 soluzione registro a scorrimento

Tracciare l’evoluzione temporale della seguente rete sequenziale sincrona, a partire dallo stato iniziale Q0=1 e Q1= Q2=Q3=0. Q3 clk FF0 D0 Q0 FF1 D1 Q1 FF2 D2 Q2 FF3 D3 Q3 Q2 Q1 Q0

Showing 1 - 20 of 21 items Details

Name: 
esAE1-2
Author: 
Alessandro Del Piero
Company: 
N/A
Description: 
Architettura degli Elaboratori 1 reti sequenziali i componentiAlessandro Memo Gennaio ‘03
Tags: 
flip | flop | rete | clk | clock | stati | sequenziale | stato
Created: 
1/28/2003 4:20:36 PM
Slides: 
21
Views: 
29
Downloads: 
0
Rating: 
0


> Comment



Share this presentation
|

Comments

Share this presentation:

|
Sitemap